仅H-Tree（无Mesh）常规MSCTS结合CCD用于ARM Cortex-A73多时钟设计的ICC II实现与QoR改进
仅H-Tree常规MSCTS结合CCD用于ARM Cortex-A73多时钟设计的ICC II实现
作者: Babbit Chang, Novatek, SNUG Taiwan 2019 设计: ARM Cortex-A73, TSMC 台积电 22nm, 1.3M单元, 68个宏单元
议程
- 设计信息 - 基本概念 - 仅H-Tree MSCTS介绍 - CCD 并发时钟数据优化 -- 并行时钟和数据优化 - 实验结果 - 结论 - 未来工作
设计信息
| 项目 | 内容 |
| 设计名称 | ARM Cortex-A73 |
| 工艺库 | TSMC 22nm |
| 总布线层 | 1P7M+RDL |
| 使用布线层 | M2~M6 (6层) |
| 库 | TSMC T22 12T SVT/HVT C30 |
| 单元数 | 130万 |
| 宏单元数 | 68 |
| 设计尺寸 | 1120 x 1130 um^2 |
基本概念
H-Tree时钟分布
H-Tree是一种对称时钟分布拓扑，通过在芯片上对称地分布时钟信号来最小化时钟偏差。传统设计通常使用时钟Mesh来补充H-Tree，但Mesh会显著增加功耗。
仅H-Tree MSCTS
多源时钟树综合 MSCTS（Multi-Source CTS）允许从多个时钟源同时构建时钟树。仅使用H-Tree（不使用Mesh）的方法可以显著降低时钟树功耗，同时保持可接受的时钟偏差。
CCD -- 并行时钟和数据优化
CCD 并发时钟数据优化是一项在IC CompilerI中可用的技术，它同时优化时钟树和数据路径，以实现更好的时序、功耗和面积结果。
方法与实现
本文介绍了将仅H-Tree MSCTS与CCD结合使用来实现ARM Cortex-A73处理器的方法。关键创新包括：
1. 仅H-Tree拓扑：去除传统的时钟Mesh以节省功耗 2. 常规MSCTS流程：使用标准ICC II命令进行多源时钟树综合 3. CCD集成：在时钟和数据路径上同时进行优化 4. 基于RM脚本：使用Synopsys参考方法（RM）脚本作为基础
实验结果
实验结果显示： - 时钟树功耗显著降低 - 时序QoR 结果质量得到改善 - 时钟偏差保持在可接受范围内
结论
仅H-Tree MSCTS结合CCD是一种有效的低功耗时钟分布方法，特别适用于多时钟域的高级处理器设计。
未来工作
- 扩展到更先进的工艺节点 - 与门控时钟策略集成 - 自动化化的H-Tree生成
图片索引
本文共262张图片（PPT演示文稿），存放于 _images/ 目录。